

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-168325

(43)Date of publication of application : 22.06.2001

(51)Int.Cl.

H01L 29/78  
H01L 21/26  
H01L 21/318

(21)Application number : 11-349085

(71)Applicant : NEC CORP

(22)Date of filing : 08.12.1999


(72)Inventor : HASEGAWA EIJI

(54) SEMICONDUCTOR DEVICE, METHOD AND EQUIPMENT FOR MANUFACTURING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device which hardly deteriorates in a drive current value.

SOLUTION: A gate insulating film in which a small amount of stationary charge resides is formed of material whose permittivity is higher than that of a silicon oxide film. In a method of manufacturing a semiconductor device equipped with a gate insulating film whose permittivity is higher than that of a silicon oxide film, the gate insulating film is irradiated with light rays, by which stationary charge in the gate insulating film can be reduced.



## LEGAL STATUS

[Date of request for examination]

10.11.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3425579

[Date of registration]

09.05.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2001-168325  
(P2001-168325A)

(43) 公開日 平成13年6月22日 (2001.6.22)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テマコード <sup>*</sup> (参考)
H 0 1 L 29/78		H 0 1 L 21/318	B 5 F 0 4 0
21/26		29/78	3 0 1 G 5 F 0 5 8
21/318		21/26	E

審査請求 有 請求項の数 9 O L (全 8 頁)

(21) 出願番号 特願平11-349085

(22) 出願日 平成11年12月8日 (1999.12.8)

(71) 出願人 000004237

日本電気株式会社  
東京都港区芝五丁目7番1号

(72) 発明者 長谷川 英司

東京都港区芝五丁目7番1号 日本電気株式会社内

(74) 代理人 100065385

弁理士 山下 稔平


Fターム (参考) 5F040 DA00 DC01 EC07 ED01 ED03  
ED05 EF02 EH02 EK05 FA19  
FB02 FB04 FC00  
5F058 BA20 BC03 BC08 BF04 BF23  
BF30 BH01 BH17 BJ01 BJ10

(54) 【発明の名称】 半導体装置、その製造方法及び製造装置

(57) 【要約】

【課題】 ドライブカレント値が劣化しない半導体装置を提供する。

【解決手段】 シリコン酸化膜よりも比誘電率が高い材料で、固定電荷が少ないゲート絶縁膜を備える。シリコン酸化膜よりも比誘電率が高い材料からなるゲート絶縁膜を備えた半導体装置の製造方法において、前記ゲート絶縁膜に光を照射することにより、該ゲート絶縁膜内の固定電荷を減少させる。



- |             |                   |
|-------------|-------------------|
| 1 : シリコン基板  | 10 : 層間膜          |
| 2 : シリコン酸化膜 | 11 ~ 13 : 埋め込み電極層 |
| 3 : シリコン酸化膜 | 14 : ドレイン配線       |
| 5 : ウェル領域   | 15 : ソース配線        |
| 6 : ドレイン    | 16 : ゲート電極配線      |
| 7 : ソース     | 17 : 絶縁膜          |
| 8 : LDD層    | 18 : ゲート電極        |
| 9 : サイドウォール | 19 : CoS12層       |

BEST AVAILABLE COPY

## 【特許請求の範囲】

【請求項 1】 シリコン酸化膜よりも比誘電率が高い材料で、且つ固定電荷が少ないゲート絶縁膜を備えることを特徴とする半導体装置。

【請求項 2】 シリコン酸化膜よりも比誘電率が高い材料からなるゲート絶縁膜を備えた半導体装置の製造方法において、前記ゲート絶縁膜に光を照射することにより、該ゲート絶縁膜内の固定電荷を減少させることを特徴とする半導体装置の製造方法。

【請求項 3】 前記光のエネルギーは、前記ゲート絶縁膜のバンドギャップよりも大きいことを特徴とする請求項 2 に記載の半導体装置の製造方法。

【請求項 4】 前記ゲート絶縁膜と半導体基板との間に、絶縁層を形成することを特徴とする請求項 2 又は 3 に記載の半導体装置の製造方法。

【請求項 5】 前記ゲート絶縁膜は、シリコン窒化膜、タンタル酸化膜、アルミ酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜のいずれかであることを特徴とする請求項 2 ～ 4 のいずれか 1 項に記載の半導体装置の製造方法。

【請求項 6】 前記光を大気圧より減圧した雰囲気又は不活性ガス雰囲気で照射することを特徴とする請求項 2 ～ 5 のいずれか 1 項に記載の半導体装置の製造方法。

【請求項 7】 前記固定電荷の量は、前記シリコン酸化膜に含まれている固定電荷と単位体積当たり同程度の量であることを特徴とする請求項 1 に記載の半導体装置。

【請求項 8】 前記固定電荷を、前記シリコン酸化膜に含まれている固定電荷と単位体積当たり同程度の量まで減少させることを特徴とする請求項 2 に記載の半導体装置の製造方法。

【請求項 9】 半導体装置を搭載する基台と、前記半導体装置のゲート絶縁膜に該ゲート絶縁膜の固定電荷を減少させる光を照射する手段とを備えることを特徴とする半導体装置の製造装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、半導体装置、その製造方法及び製造装置に関し、特に、シリコン窒化膜などのシリコン酸化膜より比誘電率が高い材料からなるゲート絶縁膜を備えた半導体装置、その製造方法及び製造装置に関する。

## 【0002】

【従来の技術】従来、半導体装置は、動作時に高信頼性を得るために、制御性に優れたゲート絶縁膜を形成することが要求されている。そのため、近年、ロジック系 MIS (Metal-Insulator-Semiconductor: 金属-絶縁膜-半導体) 型デバイスなどは、良好な絶縁性、界面特性を備えているシリコン酸化膜を、ゲート絶縁膜に用いていることが多い。

【0003】また、シリコン酸化膜は、シリコン基板を酸素雰囲気中で熱処理することによって成膜できるため、他のゲート絶縁膜を形成するプロセスに比べて、比較的簡単であるという利点を有していることが、ゲート絶縁膜として多く用いられている要因である。

【0004】近年、ロジック系 MIS 型デバイスの微細化にともない、高性能なデバイスを実現させるためには、ゲート絶縁膜であるシリコン酸化膜の膜厚を 3.0 nm 以下とすることが必要である。これは、シリコン酸化膜の膜厚が 4.0 nm 以下になると、ゲートリーク電流が多量に流れることが確認されており、そのため、ゲート絶縁膜の材料としてシリコン酸化膜を用いると、信頼性の高い半導体装置を得ることが困難となる。

【0005】このため、ゲート絶縁膜に、シリコン酸化膜より比誘電率 ( $\epsilon$ ) が高いシリコン窒化膜などを用いて、リーク電流を低減させることが考えられる。シリコン窒化膜などは、必要なキャパシタンス値を一定にすると、膜厚を厚くすることができるため、電子のトンネル距離が長くなって、ダイレクトトンネル電流、つまりゲートリーク電流が流れにくくなるからである。

## 【0006】

【発明が解決しようとする課題】しかし、シリコン窒化膜などをゲート絶縁膜として用いると、シリコン窒化膜中に電荷的に正である電荷が発生して、それが、MIS 型デバイスのパフォーマンスを劣化させるため、このデバイスの動作の信頼性が低下する場合がある。

【0007】図 11 は、半導体装置の印加電圧に対するキャパシタンス (C-V) 特性を示す図であり、ゲート絶縁膜にシリコン酸化膜を用いた場合とシリコン窒化膜を用いた場合との各々の C-V 特性を図示している。図 11 によると、シリコン窒化膜の C-V 曲線はシリコン酸化膜のそれに比べて大きく負電圧側にシフトしている。シリコン窒化膜中に、正の極性の電荷があるときに、C-V 特性はこのようになる。

【0008】また、C-V 特性の測定時に、印加電圧を高電圧から低電圧に測定した場合と、低電圧から高電圧に測定した場合とで得られる C-V 曲線が一致するときには、その正電荷は固定電荷であることを示している。固定電荷であれば、容易にシリコン窒化膜中を動くものではないからである。

【0009】そして、この固定電荷は、PMOS のトランジスタのドライブカレント ( $I_{on}$ ) 値が劣化する原因になることが知られている。これは、その固定電荷がトランジスタのチャネルの部分の電子 (正孔) の流れを電気的に散乱させるためである。固定電荷は、シリコン酸化膜にも含まれているが、シリコン窒化膜に比べると随分その量が少なく、したがって、トランジスタのドライブカレント値は劣化しない。

【0010】図 12 は、シリコン窒化膜の膜厚に対するドライブカレント値を示す図である。なお、図 12 に

は、比較のために理論値の特性も図示している。また、ゲート窒化膜の膜厚は、シリコン酸化膜の膜厚の場合に得られる膜厚値に換算している。図12に示すように、ゲート絶縁膜の膜厚が増加するにつれて、ドライブカレント値は劣化している。

【0011】ここで、ドライブカレント値はそのトランジスタの電子（正孔）の移動のしやすさの指標の一つであり、値が大きい方がトランジスタの動作が高速で高性能であることを示す。本来、そのドライブカレント値の劣化は、理論値に対してせいぜい数%しか許容されていない。このため、たとえば、図12に示すように、理論値から50%近くドライブカレント値が劣化したのでは、半導体装置の性能そして信頼性が劣化するため、改善が望まれていた。

【0012】そこで、本発明は、シリコン窒化膜などのシリコン酸化膜より比誘電率が高い材料をゲート絶縁膜に使用しても、トランジスタのドライブカレント値が劣化しない半導体装置を提供することを課題とする。

【0013】

【課題を解決するための手段】上記課題を解決するために、本発明の半導体装置は、シリコン酸化膜よりも比誘電率が高い材料で、固定電荷が少ないゲート絶縁膜を備える。

【0014】また、本発明は、シリコン酸化膜より比誘電率が高い材料からなるゲート絶縁膜を備えた半導体装置の製造方法において、前記ゲート絶縁膜に光を照射することにより、該ゲート絶縁膜内の固定電荷を減少させる。

【0015】さらに、本発明の半導体装置の製造装置は、半導体装置を搭載する基台と、前記半導体装置のゲート絶縁膜に該ゲート絶縁膜の固定電荷を減少させる光を照射する手段とを備える。

【0016】すなわち、本発明は、光を照射することにより、ゲート絶縁膜内の固定電荷を減少させる。

【0017】

【発明の実施の形態】以下、本発明の実施形態について図面を参照しながら説明する。

【0018】図1は、本発明の実施形態の半導体装置の断面図である。図1に示すように、本実施形態の半導体装置は、ウェル領域5及び絶縁層17が設けられたシリコン基板1などの半導体基板と、シリコン基板1上に形成されたシリコン酸化膜2と、シリコン酸化膜2上に形成されたゲート絶縁膜であるシリコン窒化膜3とを備えている。

【0019】また、本実施形態の半導体装置は、シリコン窒化膜3の上に形成されたゲート電極18と、層間膜10に設けられた埋め込み電極12を介してゲート電極18と電気的に接続されているゲート電極配線16と、LDD層8に接続されているドレイン6及びソース7、 $\text{CoSi}_2$ 層19及び埋め込み電極11、13を介して

電気的に接続されているドレイン配線14及びソース配線15とを備えている。

【0020】図2(a)～図2(j)は、図1に示した半導体装置の製造工程図である。図2(a)～図2

(j)を用いて図1に示した半導体装置の製造方法について説明する。まず、図2(a)に示すように、シリコン基板1をエッチングして、そのエッチングした部分に絶縁膜17を埋め込む。

【0021】つづいて、この上に犠牲酸化膜と称される熱酸化膜を、たとえば25nm程度の膜厚で形成する。そして熱酸化膜上からP、Asなどの不純物をイオン注入法などにより注入して、ウェル領域5を形成する。

【0022】つぎに、図2(b)に示すように、熱酸化膜を除去するために、希釈したHF溶液にシリコン基板1を浸す。その後、シリコン基板1をHF溶液から取り出して、アンモニアと過酸化水素水混合薬液などで洗浄する。

【0023】シリコン基板1は、洗浄によって図2

(c)に示すように、表面に1.0nm程度の厚さの自然酸化膜（化学酸化膜）ができる。そのため、純水で100倍程度に希釈した希HF溶液でこれを除去する（図2(d)）。

【0024】次に、図2(e)に示すように、自然酸化膜を除去したシリコン基板1に、膜厚が0.8nm程度の非常に薄いシリコン酸化膜2を形成する。シリコン酸化膜2は、例えば、急速熱処理炉（Rapid Thermal Processing: 以下、「RTP」と称する。）を用いて、たとえば800℃の温度、 $7.5 \times 10^{-2} \text{ Pa}$ （ $\approx 10 \text{ Torr}$ ）の圧力、乾燥 $\text{O}_2$ 雰囲気中で形成する。

【0025】次に、図2(f)に示すように、シリコン酸化膜2上に、シリコン窒化膜3を形成する。シリコン窒化膜3は、例えば、LPCVD (Low-pressure Chemical Vapor Deposition) 装置を用いて、たとえば $\text{SiH}_4$ と $\text{NH}_3$ とをソースガスとして、720℃の温度、 $5 \times 10^{-5} \text{ Pa}$ （ $\approx 100 \text{ Torr}$ ）の圧力で、3.0nmの膜厚で形成する。

【0026】つづいて、形成したシリコン酸化膜2及びシリコン窒化膜3を熱処理する。熱処理は、例えば、RTP装置を用いて、800℃の温度、 $7.5 \times 10^{-2} \text{ Pa}$ の $\text{NO}$ ガス雰囲気中で30秒間行う。

【0027】そして、例えば、真空中で、波長が222nmの紫外光を、5～300秒間、熱処理をしたシリコン窒化膜3に照射する（図2(g)）。その後、図2

(h)に示すように、このシリコン窒化膜3の上に、ゲート電極材料となるポリシリコン膜20を堆積する。ポリシリコン膜20は、たとえば620℃の温度で、150nmの膜厚で堆積する。

【0028】そして、図2(i)に示すように、たとえばフォトリソストを用いてポリシリコン膜20を加工して、ポリシリコンからなるゲート電極18を形成する。

つぎに、図2(j)に示すように、LDD層8及びソース7、ドレイン6を形成する。さらに、ゲート電極18にサイドウォール9を形成する。

【0029】そして、ソース7、ドレイン6の上に $\text{CoSi}_2$ 層19を形成し、つづいて層間膜10を形成する。つぎに、層間膜10にコンタクトホールを開口して、そこにコンタクト埋め込み電極層11~13を形成する。コンタクト埋め込み電極層11~13には、ゲート電極配線16、ソース配線15及びドレイン配線14を設ける。こうして、図1に示した半導体装置を製造する。

【0030】つづいて、シリコン窒化膜3に紫外線を照射することにより、ドライブカレント値の劣化が防止できるメカニズムについて説明する。

【0031】図3(a)、図3(b)は、図2(e)、図2(f)に対応する図であって、シリコン窒化膜3内部の電気的状態を示している。図3(a)に示すように、シリコン窒化膜3中には、ドライブカレント値を劣化させる原因である正の固定電荷4が存在している。

【0032】つぎに、シリコン窒化膜3に、波長がたとえば220nm以下の紫外線を照射すると、シリコン窒化膜3中の電子が励起され、この電子が正の固定電荷4と結合して中性化する。そのため図3(b)に示すように、正の固定電荷4が減少する。これは、波長が220nmの紫外線が有するエネルギーの方が、シリコン窒化膜3のバンドギャップよりも大きいからである。

【0033】すなわち、波長が220nmの紫外線は約5.6eVのエネルギーを有しており、一方、シリコン窒化膜3のバンドギャップは約5.5eVであるため、波長が220nmの紫外線の照射により、シリコン窒化膜3中で、新たに電子正孔対が発生し、これの電子が正の固定電荷4と結合する。

【0034】このように、シリコン窒化膜3に照射する紫外線は、シリコン窒化膜3中で電子を励起するのに必要なエネルギーを有している必要がある。波長が短いほどエネルギーは大きいので、ゲート絶縁膜としてシリコン窒化膜3を用いた場合には、紫外線の波長は220nm以下である必要がある。

【0035】図4は、紫外線の照射時間をパラメータにした半導体装置の印加電圧に対するキャパシタンス(C-V)特性を示す図である。なお、図4には、比較のために理論値のC-V特性も図示している。

【0036】ここで、図4におけるグラフの縦軸に示している $C/C_{ox}$ は、規格化したキャパシタンス値を示している。つまり、測定したキャパシタンスの最大値を $C_{ox}$ としたとき、各測定値をその $C_{ox}$ 値で除したものである。

【0037】まず、シリコン窒化膜3に紫外線の照射時間を約5秒間とすると、図11に示したように紫外線を照射しないものよりも、正電圧方向に約0.08Vシフ

トする。また、紫外線の照射時間を約30秒とすると、さらに正電圧方向に約2.2Vシフトする。紫外線の照射時間を180秒とすると、ほぼ理論値までシフトする。

【0038】つまり、これは、シリコン窒化膜3に紫外線を照射することによって、シリコン窒化膜3中の正の固定電荷4が減少し、最終的には、シリコン窒化膜3中の正の固定電荷4がシリコン酸化膜とほぼ同程度になることを意味している。このように、正の固定電荷4の量は、シリコン酸化膜に含まれているもの単位体積あたりで同程度の量まで減少させることが最も望ましい。

【0039】図5は、図4に示したC-V特性でキャパシタンスCを一定としたときの半導体装置に印加している電圧の電圧値を読み取り、紫外線の照射によるその電圧の照射依存性を示す図である。なお、図5に示したデータは、図4における $C/C_{ox}$ を0.5Vとした場合に得られるデータである。図5によると、紫外線の照射時間が長くなるほど、理論値に近づくことが確認できる。

【0040】ここで、注目すべき点は理論値に到達した後に、紫外線の照射を続けても、それ以上印加電圧はシフトしない点である。これは、シリコン窒化膜3に紫外線を照射することは、正の固定電荷4を消去するが、新たに膜中に電荷を形成しないことを意味している。

【0041】つまり、紫外線を照射することによって発生する電子が過剰になっても、それらの電子は結合する固定電荷がないために膜中にとどまることはない。また電子と同時に形成される正孔も同様に膜中に溜まることがなく、したがって、新たな電荷が膜中に溜まり電圧がシフトすることはない。すなわち、発生した過剰な電子正孔対が新たな固定電荷となってドライブカレント値の劣化の要因とはならないことを意味している。

【0042】図6は、図1に示した半導体装置のシリコン窒化膜3の膜厚に対するドライブカレント値を示す図である。なお、ゲート長0.4 $\mu\text{m}$ 、ゲート幅10 $\mu\text{m}$ のP型トランジスタの場合を例にしており、電源電圧-1.2Vの時の値である。ゲート絶縁膜の膜厚は、シリコン酸化膜の膜厚に換算している。また、図6には、比較のために理想的なドライブカレント値も図示している。

【0043】図6に示すように、シリコン窒化膜3に紫外線を約180秒間照射すると、ドライブカレント値は、理論値と同様又は理論値よりも僅かに向上することがわかる。

【0044】図7は、シリコン窒化膜3に紫外線を照射する紫外線照射装置の構成図である。図7の紫外線照射装置は、真空ポンプ21が接続された真空装置22と、真空装置22の内部に取り付けられシリコン窒化膜3を形成したシリコン基板1を搭載する導電性サセプタ23と、シリコン窒化膜3に紫外線を照射するUVランプ2

4と、真空装置22の内部にガスを導入するガス導入口25と、導入したガスを真空装置22の外部に排出するガス排出口26とを備えている。

【0045】また、導電性サセプタ23はグランド設置されており、シリコン基板1を導電材料に接触させることにより、紫外線をシリコン窒化膜3に照射したときに発生する電子正孔対の正孔を、シリコン基板1を通じてグランド側へ伝送している。

【0046】つづいて、図7に示す紫外線照射装置の使用方法について説明する。まず、導電性サセプタ23の上に、シリコン窒化膜3を形成したシリコン基板1を搭載する。そして、シリコン基板1とUVランプ24とを、たとえば1mm程度まで近づける。

【0047】これは、紫外線が雰囲気中及びシリコン窒化膜3内で大きく減衰するからである。そこで、適当にシリコン基板1とUVランプ24とを近づけて、シリコン窒化膜3中の正の固定電荷4をほぼ消滅させるのに十分な量の紫外線を照射するためである。

【0048】また、シリコン基板1とUVランプ24とを1mm程度という近距離まで近づけるのは、半導体装置の量産を妨げる要因となるので、シリコン基板1とUVランプ24とをある程度まで近づけたら、たとえば照射時間を長くするなどの手法を採用してもよい。

【0049】つぎに、真空ポンプ21により、真空装置22の内部の真空に引く。ここで、紫外線を照射する雰囲気を真空とするのは、紫外線の減衰が少ないという利点があるからである。しかし、真空引きを各半導体装置毎に行うと、半導体装置の量産を妨げる要因となる。また、真空装置は、複雑な構造で高価なものが多い。

【0050】そこで、真空ポンプ21により真空装置22の内部の空気のある程度引いたら、ガス導入口25から真空装置22の内部に不活性ガスなどを導入する。これにより、真空装置22内が酸化性雰囲気となるのを防止する。すなわち、酸素分子に紫外線を照射するとオゾンが発生し、これによりシリコン窒化膜3の表面が酸化するのを防止するのである。なお、不活性ガスは、ガス排出口26を通じて真空装置22の外部に排出される。

【0051】つづいて、たとえば、UVランプ24から紫外線を照射する。照射時間はたとえば180秒間とするが、上記のように、照射時間は、UVランプ24とシリコン窒化膜3との距離が遠くなるほど多くする必要がある。その後、ガス導入口25からの不活性ガスの導入を止め、UVランプ24と導電性サセプタ23とを離す。

【0052】そして、紫外線を照射し終えたシリコン基板1を真空装置22から取り出す。このように、本実施形態では、シリコン窒化膜3に紫外線を照射することにより、シリコン窒化膜3内の正の固定電荷4を減少させることにより、ドライブカレント値が劣化しない半導体装置を製造する。

【0053】図8は、本実施形態の半導体装置のゲート絶縁膜のBT (Bias-Temperature) 試験の結果を示す図である。なお、図8には、比較のため、紫外線を照射しない場合の試験結果も図示している。この試験では、半導体装置をたとえば125℃に加熱し、ゲート絶縁膜にたとえば5MV/cmの電界がかかるようにゲート電極に電圧を印加する。その電氣的 (熱的) ストレスを与える前後でのしきい値電圧の変化量を縦軸に示している。

【0054】図8に示すように、紫外線を照射したシリコン窒化膜3を備える半導体装置に、電氣的なストレスを与えると、紫外線を照射していないシリコン窒化膜3を備える半導体装置に同条件で電氣的なストレスを与えた場合に比して、しきい値電圧の変動が小さい。

【0055】これは、電氣的 (熱的) なストレスに対する耐性、信頼性が良いことを意味する。つまり、固定されている電荷であっても、比較的強いストレスを印加すると、電荷が脱離したり、動いたりする。これにより、しきい値の変動を結果的にもたらし、トランジスタの性能が変化することを意味するが、紫外線を照射して固定電荷を消失させて半導体装置では、その固定電荷量がほとんどないために、しきい値電圧の変動が少なく、結果的にトランジスタの信頼性が向上することを意味している。

【0056】以上、本実施形態では、ゲート絶縁膜にシリコン窒化膜3を用いた場合を例を説明したが、ゲート絶縁膜は、シリコン窒化膜3に限定されるものではなく、ゲート絶縁膜にシリコン酸化膜より比誘電率が高い材料を用いた場合にも同様の効果が得られる。

【0057】図9は、シリコン基板1上にシリコン酸窒化膜2'を形成し、その上にゲート絶縁膜としてシリコン窒化膜3'を形成した場合の半導体装置の一部を断面図である。シリコン酸窒化膜2'は、シリコン酸化膜にたとえば数%の窒素を含有させている。このような半導体装置は、図3(a)に示した界面半導体層とゲート絶縁膜との組み合わせに比して、比誘電率が高くなるため、リーク電流を低減させることができる。

【0058】図10は、シリコン基板1上にシリコン窒化膜2''を形成し、その上にゲート絶縁膜としてタンタル酸化膜3''を形成した場合の半導体装置の一部を断面図である。タンタル酸化膜3''はシリコン酸化膜はもちろんのこと、シリコン窒化膜よりも比誘電率が高い。従って、同じキャパシタンスを得るために、シリコン窒化膜よりも物理的な膜厚を厚くできるメリットがあり、その結果ゲートリーク電流を更に低減させることができる。

【0059】なお、同様の理由から、ゲート絶縁膜には、アルミ酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜などを用いることもできる。

【0060】ただし、図10に示すように、シリコン基板上に界面半導体層としてシリコン窒化膜2''を用い、

この上にシリコン絶縁膜としてタンタル酸化膜3”を形成した場合には、ゲート絶縁膜にシリコン窒化膜3を用いた場合よりも、紫外線の照射量などを多くする必要がある。これは、タンタル酸化膜3”で紫外線が吸収されるため、シリコン窒化膜2”に到達する紫外線量が減少するからである。

#### 【0061】

【発明の効果】以上説明したように、本発明の半導体装置によると、ゲート絶縁膜に紫外線を照射することにより、ゲート絶縁膜内の固定電荷を減少させることができるため、シリコン酸化膜より比誘電率が高い材料をゲート絶縁膜に使用しても、トランジスタのドライブカレント値が劣化しないようになる。

#### 【図面の簡単な説明】

【図1】本発明の実施形態の半導体装置の断面図である。

【図2】図1に示した半導体装置のゲート絶縁膜を形成するまでの製造工程図である。

【図3】図1に示した半導体装置の一部分を示す図である。

【図4】紫外線の照射時間をパラメータにした半導体装置の印加電圧に対するキャパシタンス(C-V)特性を示す図である。

【図5】図4に示したC-V特性でキャパシタンスCを一定として半導体装置に印加している電圧の電圧値を読み取り、紫外線の照射による照射依存性を示す図である。

【図6】図1に示した半導体装置の膜厚に対するドライブカレント値を示す図である。

【図7】シリコン窒化膜に紫外線を照射する紫外線照射装置の構成図である。

【図8】紫外線照射による固定電荷消失の効果を表す図で、BT試験における $V_{th}$ のシフト量を示す図である。

【図9】シリコン基板上にシリコン酸化膜とシリコン

窒化膜とを形成した場合の半導体装置の一部を断面図である。

【図10】シリコン基板上にシリコン窒化膜とタンタル酸化膜とを形成した場合の半導体装置の一部を断面図である。


【図11】従来の半導体装置の印加電圧に対するキャパシタンス(C-V)特性を示す図である。

【図12】従来の半導体装置のシリコン窒化膜の膜厚に対するドライブカレント値を示す図である。


#### 【符号の説明】

- 1 シリコン基板
- 2 シリコン酸化膜
- 3 シリコン窒化膜
- 4 正の固定電荷
- 5 ウェル領域
- 6 ドレイン
- 7 ソース
- 8 LDD層
- 9 サイドウォール
- 10 層間膜
- 11～13 埋め込み電極層
- 14 ドレイン配線
- 15 ソース配線
- 16 ゲート電極配線
- 17 絶縁膜
- 18 ゲート電極
- 19  $\text{CoSi}_2$ 層
- 20 ポリシリコン膜
- 21 真空ポンプ
- 22 真空装置
- 23 導電性サセプタ
- 24 UVランプ
- 25 ガス導入口
- 26 ガス排出口


【図3】




【図4】




【図1】




【図2】




【図5】




【図6】



【図7】




【図8】







【図9】



【図10】



【図12】



【図11】

